ERC设计规则审查工具

发布于2021-03-30 10:26    文章来源:未知

ERC设计规则审查工具
                                                                                                ---电子设计缺陷的自动检查

 

   电子产品集成度越来越高,现有的PCB设计主要依靠设计师的经验进行质量控制。尽管EDA工具可进行基本的PCB设计物理规则检查,而对一些电路设计原理、可制造性、可装配性、安规等方面设计规则只能依靠设计师的人工判断,存在效率低,耗时长,容易漏检等问题。例如,设计师对后端制造工艺,SI/PI及EMI原理不了解,设计的各个阶段需要进行多平台的评审工作。另外,由于设计检查在设计师电脑端进行,缺乏统一检查结果管理、数据统计分析等功能,管理部门无法了解规则的执行情况,也难以对问题进行统计,给出有针对性的措施。
所以快速进行设计检查、快速精确的发现和定位设计问题,通过自动化的手段对设计中的合规问题进行检查,实现设计规则检查的电子化、智能化和标准化非常重要。
AGAPP苹果版下载科技公司依托多年来对EDA工具的开发实施经验,参照多个客户的实际需求,基于Altium、Cadence及Mentor Xpedition平台,研发了ERC设计规则审查工具。本工具将设计规范、设计检查、工艺检查、工艺规范、禁限用工艺、工艺隐患等检查内容嵌入到EDA工具设计规则中,能够开展自动检查,实现对设计工程的质量与可靠性的保障。
 
一、设计规则检查:
(1) 原理图规则检查
  在Altium、Capture CIS、DxDesigner等原理图工具菜单中,增加“规则检查”功能菜单,点击进入“规则检查”页面,从服务器获取检查规则列表,以表格方式显示所有分组的规则集和详细检查规则;强制检查项设计师不可更改、选择检查项设计师可根据需要勾选是否进行检查。检查客户端支持启动时,自动检查是否为最新版本,支持自动更新插件版。
规则检查结果提供界面展示,检查结果支持快速定位原理图位置的功能;界面提供搜索功能、检查结果可以输出excel报告。

 
规则列表:
Ø 二极管、电容极性方向检查 Ø CMOS器件的未用输入端检查
Ø 电容串联检查 Ø 原理图上拆分器件是否放置完全检查
Ø 原理图孤立网络检查 Ø 差分网络匹配检查
Ø FPGA器件IO供电检查 Ø 待调器件位号检查
Ø 电容耐压检查  
 
(2) PCB规则检查
  基于Altium、Allegro、Expedition等PCB设计工具,增加“规则检查”功能菜单。在EDA工具点击进入“规则检查”页面,从服务器获取检查规则列表,以表格方式显示所有分组的规则集和详细检查规则;强制检查项设计师不可更改、选择检查项设计师可根据需要勾选是否进行检查;插件支持自动版本更新,支持检查结果与图纸的交互选择定位。

规则列表:
Ø PCB线间距检查 Ø 检查没有连接的过孔
Ø PCB布局距PCB板边缘最小距离检查 Ø 检查过孔出线层数
Ø PCB布线距PCB板边缘最小距离检查 Ø 对于非电源网络的网络过孔数量检查
Ø PCB字符压焊盘检查 Ø 检查器件位号(REF)与器件方向
Ø 丝印字符重叠检查 Ø 检查器件位号是否丢失
Ø PCB导通检查 Ø 检查器件位号丝印字体字号
Ø 电源网络最小线宽检查 Ø 检查丝印是否在器件内部
Ø PCB差分线线宽检查 Ø 检查丝印和器件是否同面
Ø PCB最小孔径检查 Ø 检查背面丝印位号是否镜像
Ø PCB悬空管脚检查 Ø 检查焊盘是否缺少阻焊开窗
Ø PCB板厚孔径比检查 Ø 检查焊盘是否缺少钢网
Ø PCB最小线宽检查 Ø 检查PCB上是否存在孤立的器件
Ø PCB板上是否已经放置光学定位点 Ø 检查高度大于特定值的器件,与周围器件的距离
Ø 检查多余线段 Ø 检查所有高度为0的器件
Ø 检查网络走线,同层走线线宽变化的次数 Ø PCB有无未放置的器件
Ø 检查电阻、电容器件,两端线宽 Ø 去偶电容应当尽量靠近芯片管脚
 
二、规则集管理与结果输出
(1) 设计规则库管理
  提供电子产品设计规则库管理功能,提供所有检查规则的显示和查询界面,通过专人对设计规则库相关信息、状态进行管理和维护,支持参数信息的修改。

(2) 检查结果管理
  提供数据采集接口,可以将原理图、PCB检查插件的检查结果回传到系统中,按问题类型进行保存。对于检查结果,支持按设计、检查人、时间进行检查结果查询,可按分类展示检查结果,支持将结果输出Excel文件。为方便外部系统的调用,读取设计检查结果报告,系统单独提供外部系统调用的URL地址接口,供外部系统工具调用,查看检查结果。另外,对管理员提供对结果的统计分析功能,可对设计规则应用情况、常见问题等进行统计分析。